表面貼裝設計與焊盤結構標準(3.6)

---

IPC-SM-782 Revision A - August 1993

3.6 設計規則　在一個設計的元件選擇階段，應該就有關超出本文件范圍的任何元件咨詢一下制造工程部門。

　　印制板的設計原則是現時測試與制造能力的一個陳述。超出或改變這些能力都要求在包括制造、工程和測試技術在內的過程中所有參與者的共同合作。

　　在設計中較早地涉及測試與制造有助于將高質量的產品迅速地投入生產。圖3-7顯示那些應該涉及的合作工程隊伍參與者的一列表。

圖3-7、簡化的電子開發組織圖

3.6.1.1 元件考慮 現在已經討論過的焊盤結構設計的信息對于表面貼裝裝配的可靠性是重要的�？墒窃O計者不應該忽視SMT裝配的可制造性、可測試性和可修理性。最小的封裝元件之間的間隔要求滿足所有這些制造要求。最大的封裝元件之間的間隔是沒有限制的；越大越好。有些設計要求，表面貼裝元件盡可能地靠近�；诮涷�，圖3-8中所顯示的例子都滿足可制造性的要求。

圖3-8、推薦最小的焊盤對焊盤間隔

　　在相鄰元件之間的焊盤對焊盤的間隔應該是1.25mm[0.050"]的沿印制板所有邊緣空隔，如果板是脫離連接器測試的；或者最少2.5mm[0.100"]，如果測試使用真空密封。這里規定的要求是推薦的最小值，除了導體幾何公差。

3.6.1.2 波峰焊接元件的方向 所有的有極性的表面貼裝元件在可能的時候都要以相同的方向放置。在任何第二面要用波峰焊接的印制板裝配上，在該面的元件首選的方向如圖3-9所示。使用這個首選方向是要使裝配在退出焊錫波峰時得到的焊點質量最佳。

圖3-9、波峰焊接應用中的元件方向

3.6.1.3 元件貼裝 類型相似的元件應該以相同的方向排列在板上，使得元件的貼裝、檢查和焊接更容易。還有，相似的元件類型應該盡可能接地在一起，使網表或連通性和電路性能要求最終推動貼裝。請見圖3-10。例如，在內存板上，所有的內存芯片都貼放在一個清晰界定的矩陣內，所有元件的第一腳在同一個方向。這是在邏輯設計上實施的一個很好的設計方法，在邏輯設計中有許多在每個封裝上有不同邏輯功能的相似元件類型。在另一方面，模擬設計經常要求大量的各種元件類型，使得將類似的元件集中在一起頗為困難。不管是否設計為內存的、一般邏輯的、或者模擬的，都推薦所有元件方向為第一腳方向相同。

圖3-10、相似元件的排列

3.6.1.4 基于柵格的元件放置 SMT元件貼裝與方向通常比通孔技術(THT)的印制板更加困難，有兩個原因：更高的元件密度，和將元件放在板的兩面的能力。對于THT設計，元件是以2.54mm[0.100"]的中心間距放置的，假設1.3mm[0.065"]的焊盤，焊盤之間的間隔為1.2mm�？墒�，在高密度SMT設計中，焊盤之間的間隔經常較小，小至0.63mm[0.025"]或更小�；跂鸥竦脑胖�(0.100"的柵格是THT的標準)被大量與現在可購買到的SMT元件封裝有關的焊盤尺寸所復雜化了。

　　今天所完成的大多數SMT設計已經放棄了THT板的標準柵格放置規則。這最終造成元件的隨機放置，通路孔甚至更加隨機地在板上放置。

　　由于隨機元件放置所產生的兩個問題，一是失去了均勻的基于柵格的測試節點的可訪問性，二是失去了在所有層面上邏輯的、可預測的路由通道（可能使板層數增加）。除此之外在IEC出版物IEC97中確認的已接受的國際柵格對于新的設計應該為0.5mm，進一步分割為0.05mm。對這個問題的一個解決方法是，用所有的用于測試、路由和翻修點的、以0.05mm中心（或更大，基于設計）連接到通路孔的元件焊盤建立CAD數據庫。然后，當在CAD系統上作元件的放置時，簡單地放置元件以使得在焊盤之間有最少0.5mm的間隔，然后將正在放置的元件的通路孔跳出到下一個1.0mm的柵格點。以這個方法，所有元件應該有介于0.4mm~0.6mm（或平均05mm）的焊盤之間的間隔。從裝配的角度看，處理元件形心在1.0mm柵格上的、板上所有焊盤之間的間隔在兩個方向上大約相等的PCB較為容易。

3.6.1.5 單面板與雙面板的比較 單面與雙面這兩個術語說的是在表面貼裝出現之前，在一塊印制電路板上的一個或兩個導體層�？墒�，現在，單面的術語指的是元件貼裝在一個面上（第一類型的裝配）。雙面指的是元件貼裝在板的兩面（第二類型的裝配）。已經觀察到許多SMT設計者，特別是新手，太急于將元件放置在板的第二面，迫使裝配工藝過程執行兩次而不是一次。設計者應該集中考慮盡可能地將所有元件放在板的主面上，并且不產生元件間隔的沖突。其結果是較低的裝配成本。如果一定要求雙面貼裝，那么基于柵格的元件放置，雖然更困難，但對于精確的最終元件貼裝、電路的可布線性、和可測試性是甚至更加關鍵的。使用傳統SMT設計規則的雙面板經常要求雙面的，或者蛤殼式的測試夾具，其成本為單面測試夾具的3~5倍。人們知道，基于柵格的元件貼裝改進節點的可訪問性，以及消除雙面測試的需要。

3.6.1.6 焊錫模板設計 焊錫模板是主要的媒介物，通過它將錫膏施用到SMT印制板上。使用它，可精確地控制錫膏沉淀的準確位置和體積。模板的布孔圖通常由板外層的元件貼裝焊盤組成，板面上的其它所有電路都去掉了。模板上的開孔應該是板上所有元件焊盤的相同大小。密間距(fine pitch)的元件例外。密間距的元件使用相同的寬度，但是開孔的長度縮短1/3，并對中。印制板裝配商可以自己選擇，在制造模板之前改變模板開孔的尺寸，以改變沉積在焊盤上錫膏的量。

3.6.1.7 用于清潔的元件離地高度 用于清潔的最小元件離地高度是基于該元件的對角線距離。這個尺寸表示如果小心可能集聚污垢的元件表面積。表3-7顯示推薦的元件離板距離的相互關系。

表3-7、元件的離地高度(Stand off)
元件對角線	元件表面積	元件離地高度
<= 50 mm	<= 2500 mm2	>= 0.5 mm
<= 25 mm	<= 625 mm2	>= 0.3 mm
<= 12 mm	<= 144 mm2	>= 0.2 mm
<= 6 mm	<= 36 mm2	>= 0.1 mm
<= 3 mm	<= 9 mm2	>= 0.05 mm

　　如果不能達到最小的離地高度，對元件下的適當清潔是不可能的。這種情況下推薦使用免洗助焊劑。

3.6.1.8 基準點標記(Fiducial Marks) 基準點標記是一個在電路布線圖的同一個工藝中產生的印制圖特征�；鶞庶c和電路布線圖必須在同一個步驟中腐蝕出來。

　　基準點標記為裝配工藝中的所有步驟提供共同的可測量點。這允許裝配使用的每個設備精確地定位電路圖案。有兩種類型的基準點標記，它們是：

A. 全局基準點(Global Fiducials)
　　基準點標記用于在單塊板上定位所有電路特征的位置。當一個多重圖形電路以組合板(panel)的形式處理時，全局基準點叫做組合板基準點。（見圖3-11）

B. 局部基準點(Local Fiducials)
　　用于定位單個元件的基準點標記。（見圖3-12）

圖3-11、局部/全局基準點

圖3-12、組合板/全局基準點

　　要求至少兩個全局基準點標記來糾正平移偏移（X與Y位置）和旋轉偏移（θ位置）。這些點在電路板或組合板上應該位于對角線的相對位置，并盡可能地距離分開。

　　要求至少兩個局部基準點標記來糾正平移偏移（X與Y位置）和旋轉偏移（θ位置）。這可以是兩個位于焊盤圖案范圍內對角線相對的兩個標記。

　　如果空間有限，則至少可用一個基準點來糾正平移偏差（X與Y位置）。單個基準點應該位于焊盤圖案的范圍內，作為中心參考點。

　　局部、全局或組合板基準點的最小尺寸是1.0mm。一些公司已經為組合板基準點選用較大的基準點（達到1.5mm）。保持所有的基準點為同一尺寸是個很好的方法。

3.6.1.9 基準點標記設計規格 表面貼裝設備制造商協會(SMEMA)已經將基準點的設計原則標準化。這些原則得到IPC的支持，由下列事項組成：

A. 形狀
　　最佳的基準點標記是實心圓。見圖3-13。

圖3-13、視覺系統的基準點類型

B. 尺寸
　　基準點標記最小的直徑為1mm[0.040"]。最大直徑是3mm[0.120"]�；鶞庶c標記不應該在同一塊印制板上尺寸變化超過25微米[0.001"]。

C. 空曠度(clearance)
　　在基準點標記周圍，應該有一塊沒有其它電路特征或標記的空曠面積�？諘鐓^的尺寸要等于標記的半徑。標記周圍首選的空地等于標記的直徑。（見圖3-14）

圖3-14、基準點空曠度要求

D. 材料
　　基準點可以是裸銅、由清澈的防氧化涂層保護的裸銅、鍍鎳或鍍錫、或焊錫涂層（熱風均勻的）

　　電鍍或焊錫涂層的首選厚度為5~10微米[0.0002~0.0004"]。焊錫涂層不應該超過25微米[0.001"]。

　　如果使用阻焊(solder mask)，不應該覆蓋基準點或其空曠區域。應該注意，基準點標記的表面氧化可能降低它的可讀性。

E. 平整度(flatness)
　　基準點標記的表面平整度應該在15微米[0.0006"]之內。

F. 邊緣距離
　　基準點要距離印制板邊緣至少5.0mm[0.200"](SMEMA的標準傳輸空隙)，并滿足最小的基準點空曠度要求。

G. 對比度
　　當基準點標記與印制板的基質材料之間出現高對比度時可達到最佳的性能。

　　如圖3-15所示，將全局或組合板的基準點位于一個三點基于格柵的數據系統中是一個很好的設計。第一個基準點位于0,0位置。第二和第三個基準點位于正象限中從0,0點出發的X與Y的方向上。全局基準點應該位于那些含有表面貼裝以及通孔元件的所有印制板的頂層和底層，因為甚至通孔裝配系統也正開始利用視覺對準系統。

圖3-15、印刷電路板上的基準點位置

　　所有的密間距元件都應該有兩個局部基準點系統設計在該元件焊盤圖案內，以保證每次當元件在板上貼裝、取下和/或更換時有足夠的基準點。所有基準點都應該有一個足夠大的阻焊(soldermask)開口，以保持光學目標絕對不受阻焊的干擾。如果阻焊要在光學目標上，那么一些視覺對中系統可能造成由于目標點的對比度不夠而不起作用。

　　對于所有基準點的內層背景必須相同。即，如果實心銅板在基準點下面表層以下的層面上，所有基準點都必須也是這樣。如果基準點下沒有銅，那么所有都必須沒有。

3.6.2.1 導線寬度與空隙 在SMT設計中元件密度的增加要求使用更細的導線密度和導線之間間隙，印制板層數的增加要求使用更多的通路孔來這些所增加層之間的必要連接。圖3-6顯示SMT和密間距技術(FPT)對印制板幾何參數的影響。

圖3-16、封裝與幾何形狀
幾何參數	2.54mm間距	1.25mm間距	0.63mm間距
引腳數	8~64	8~124	84~244
貼裝公差	0.25 mm	0.125 mm	0.05 mm
導線/空隙	0.3 mm	0.15 mm	0.125 mm
焊盤	1.5 mm	0.75 mm	0.63 mm
孔	1.0 mm	0.4 mm	0.40 mm
圓環	0.25 mm	0.2 mm	0.125 mm

　　今天，0.15mm[0.006"]的導線寬度/間隙已經變得普遍了，已經基本上取代0.3mm [0.012"]的線/空隙作為一個普遍使用的幾何參數(見圖3-17)。隨著越來越多的密間距(包括Tape Automated Bonding)元件在印制板上使用，0.125mm[0.005"]的幾何參數可能用于更多的SMT板中，以減少層數。圖3-18顯示一個有通路孔在1.0mm[0.050"]中心上的柵格布線分析。在左邊列出有實際布線通道的布線柵格，用實心三角點標出�？梢钥吹�，用放置在1.0mm[0.040"]中心上通路孔的SMT幾何參數，在使用0.3mm[0.012"]柵格和0.15mm[0.006"]導線寬度/間隙的焊盤之間有一條布線通道。0.25mm[0.010"]底面布線柵格和0.125mm[0.005"]的導線在通路孔之間有兩個布線通道。

圖3-17、表面貼裝導線寬度/間隙與布線柵格
布線柵格	最小導線/間隙	制造公差
0.63 mm	0.3/0.2 mm	0.1 mm
0.5 mm	0.2/0.2 mm	0.1 mm
0.4 mm	0.2/0.15 mm	0.05 mm
0.3 mm	0.15/0.1 mm	0.05 mm
0.25 mm	0.10/0.10 mm	0.05 mm

圖3-18、有在1.0mm[0.040"]中心上通路孔的多層板截面圖

3.6.2.2 表面導線 連接到焊盤區域的寬導線可能有偷錫的作用，將焊錫從焊盤上吸到導線上。而且，如果導線去到連接內層電源或地線板的通路孔，寬的導線可以起散熱片的作用，在回流焊接期間將熱量從焊盤/引腳區域帶走，造成冷焊錫點。

圖3-20、導線布線

圖3-21、表面布線幾何形狀

3.6.2.3 內層導線 使用0.2mm[0.008"]的導線和間隙經常是層數增加，因為在1.27mm[0.050"]中心上通路孔之間沒有可用的布線通道。就是由于這個原因，SMT設計使用越來越多的0.15mm[0.006"]導線，大量使用FPT的設計也增加使用0.125mm[0.005"]的導線和空隙。圖3-22和3-23顯示使用0.15mm和0.125mm[0.006"和0.005"]幾何參數的焊盤之間可獲得的布線通道數量。由于導線寬度控制在印制板外層上的維持困難得多，所以將這些細的幾何形狀只保持在多層印制板的內層會更好一點。這樣做可以減少阻焊的需要，戲劇性的改善制造合格率。一般，選擇使用較細的幾何形狀是由于要減少層數的需要所推動的。減少層數經�？梢詼p少整個板的厚度，改善小孔鉆孔的縱橫比。

圖3-22、導線布線能力測試方案

圖3-23、28引腳的SOIC焊盤圖形下的布線通道